半導体の性能を高める方法は、一つのチップに回路を詰め込むことだけではありません。複数のチップを積み重ね、短い距離で多くの信号をやり取りする「3D積層」も重要になっています。
その接続を支える技術の一つが、ハイブリッドボンディングです。特徴は、はんだの小さな突起を介さず、金属の電極と周囲の絶縁膜を直接接合することにあります。
この記事では、従来のマイクロバンプとの違いから、接合工程、CMP・洗浄・位置合わせが重要な理由、SoIC・CoWoS・HBMとの関係まで解説します。
ハイブリッドボンディングとは
ハイブリッドボンディングは、向かい合う二つの面で「金属同士の接合」と「絶縁膜同士の接合」を組み合わせる技術です。代表的な構造では、銅の電極であるCuパッドが絶縁膜の中に埋め込まれています。[1]
上下のCuパッドをつなぐことで電気が通り、周囲の絶縁膜同士を接合することで、電極間の絶縁を保ちながら面を固定します。絶縁膜には、酸化シリコン（SiO₂）や炭窒化シリコン（SiCN）などが使われます。[1][2]
「ハイブリッド」は、性質の異なる二種類の接合を組み合わせることを表しています。単に銅同士を接触させることや、接着剤でチップを貼り付けることとは異なります。
また、二種類の材料を接合するからといって、すべての結合が同じ瞬間に完成するとは限りません。代表的な方法では、まず絶縁膜同士を貼り合わせ、その後の熱処理で接合を進めます。[1]
マイクロバンプとの違い
マイクロバンプは、チップ表面に設ける微小な突起状の接続端子です。銅の柱とはんだを組み合わせる構造などがあり、上下のチップの端子を接続します。
一方、ハイブリッドボンディングでは、接合面に埋め込まれたCuパッドと絶縁膜を直接つなぎます。両者の違いは「突起を介してつなぐか、平らに整えた面を直接つなぐか」と捉えると分かりやすくなります。
| 比較項目 | マイクロバンプ接合 | ハイブリッドボンディング |
|---|---|---|
| 接続部分 | 突起状の端子を介して接続 | 埋め込まれた金属パッド同士を直接接続 |
| チップ間の距離 | バンプの高さに応じた間隔が生じる | 接合面間の距離を小さくできる |
| 高密度化 | バンプ寸法や接続部の信頼性などが制約になる | より細かな接続ピッチに対応できる |
| 主な管理項目 | バンプ形状、接合条件、位置合わせなど | 表面状態、パッドの段差、清浄度、位置合わせなど |
ここでいう「バンプレス」は、対象となる接合界面にバンプを使わないという意味です。完成したパッケージをマザーボードへ接続する部分まで、すべてバンプやはんだがなくなるわけではありません。
また、従来のバンプ接合にも微細化の研究があります。「何µm以下では必ず使えない」と一つの数値で線を引くのではなく、方式や用途ごとの条件を見る必要があります。[2]
なぜ接続を細かくする必要があるのか
AIなどの計算では、演算する回路とデータを保持する回路の間で、大量のデータを移動させます。回路自体が高速でも、データの受け渡しが間に合わなければ待ち時間が生まれます。
そこで重要になるのが、接続の数と距離です。チップを近づけ、多くの電極でつなぐことで、大量のデータを受け渡す設計がしやすくなります。
接続ピッチとは、隣り合う接続点の中心から中心までの間隔です。単純な正方格子を仮定すると、縦横のピッチをそれぞれ半分にすれば、同じ面積に配置できる接続点の数は計算上4倍になります。
ただし、実際には電源・接地や配線のための領域も必要です。接続点が4倍になっても、製品の性能がそのまま4倍になるわけではありません。
ハイブリッドボンディングの利点は、高密度な接続と短い接続距離を両立しやすいことです。それを性能や省電力につなげるには、回路、配線、電源、放熱を合わせて設計する必要があります。
どのように接合する？代表的な工程
ここでは、Cuパッドと絶縁膜を使う代表的な流れを説明します。細かな工程順や温度条件は、材料やW2W・D2Wといった方式によって変わります。[1][2]
1．CMPで接合面を整える
CMPは、薬液による化学的な作用と、研磨による機械的な作用を組み合わせて表面を整える加工です。
接合面では、絶縁膜の中にCuパッドが並んでいます。この面に大きな凹凸が残ると、上下を重ねても均一に密着できません。
管理するのは、表面の粗さだけではありません。Cuパッドが周囲の絶縁膜に対してどれだけ低いかという「リセス量」なども重要です。代表的なプロセスでは、ごく小さな凹みを制御し、その後の熱処理を含めて金属同士が接合するように設計します。
「鏡のように光っているから十分」ではなく、接合に必要な微小な形状を測定・管理する工程です。
2．洗浄と表面活性化を行う
洗浄では、接合を妨げる粒子や汚染を取り除きます。異物が一つ挟まるだけでも、その周辺の面が接触せず、空隙が残る原因になります。
表面活性化は、接合しやすい表面状態を作る処理です。プラズマ処理などが使われます。洗浄と表面活性化は関連する工程ですが、「汚れを落とすこと」と「結合しやすい状態を作ること」は役割が異なります。
また、きれいにした後の扱いも重要です。ダイシングでチップを切り出すときや、搬送・配置するときに再び汚染すれば、前処理の効果を十分に活かせません。imecも、D2Wの研究で加工から配置まで清浄な表面を維持する重要性を説明しています。[2]
3．位置を合わせて貼り合わせる
上下のCuパッドが対応する位置に重なるように、正確に位置合わせを行います。ピッチを細かくするほど、位置ずれを小さく抑える必要があります。
表面がきれいで平らでも、電極の位置がずれていれば狙った接続は作れません。「面の状態」と「置く位置」の両方を管理します。
代表的な方法では、常温付近で絶縁膜同士を接触させ、初期の接合を作ります。[1]
4．熱処理で接合を進める
アニールと呼ぶ熱処理によって、絶縁膜の結合を強め、Cu同士の接合を進めます。
Cuパッドの熱膨張や金属原子の拡散などを利用しますが、必要な温度や時間はプロセスによって異なります。ある研究で使われた温度を、すべての製品に共通する条件として扱わないことが大切です。
なぜCMP・洗浄・位置合わせが歩留まりを左右するのか
歩留まりとは、製造したもののうち、良品として得られる割合です。ハイブリッドボンディングでは、チップ内部の回路が正常でも、接合に問題があれば完成品が正常に動かないことがあります。
| 管理項目 | 問題があると起こり得ること | 確認したい点 |
|---|---|---|
| 表面の粗さ・形状 | 面が十分に接触しない | 接合面が必要な状態に整っているか |
| Cuパッドの段差 | 金属同士の接合が不十分になる | 周囲の絶縁膜との高さ関係が適切か |
| 粒子・汚染 | 未接合の領域や空隙が残る | 前処理後も清浄な状態を保てているか |
| 位置合わせ | 接触面積が減る、接続できない | 上下の電極が狙った位置に重なるか |
このように、ボンダーという接合装置だけで品質が決まるわけではありません。前処理、搬送、接合、検査を一つの流れとして管理します。
検査も、外観だけでは十分とは限りません。接合界面の状態と電気的な接続状態を、目的に応じた方法で確認する必要があります。高価なチップを積んだ後に不良が見つかると損失が大きくなるため、接合前のチップのテストも重要になります。
W2WとD2Wの違い
ハイブリッドボンディングは「接合方法」の名称です。一方、W2WやD2Wは、何と何を組み合わせるかを表します。
| 方式 | 接合するもの | 特徴と注意点 |
|---|---|---|
| W2W：Wafer-to-Wafer | ウェーハ同士 | 多くのダイを一括で接合できる。上下の配置の整合や、不良ダイを含む組み合わせへの配慮が必要 |
| D2W：Die-to-Wafer | 個片のダイとウェーハ | テスト済みの良品ダイを選び、異なるサイズのダイを組み合わせやすい。個片の清浄度と配置精度、生産性が課題 |
ダイとは、半導体回路が作られた一つのチップです。良品と判断されたダイは、KGD（Known Good Die）と呼ばれます。
D2Wは良品を選べる点で有利ですが、接合後の不良までなくせるわけではありません。検査で確認できる範囲や、組立によって生じる不良も考える必要があります。[2]
SoIC・CoWoS・HBMとの関係
似た文脈で登場しますが、それぞれが指すものは異なります。
| 用語 | 何を指すか |
|---|---|
| ハイブリッドボンディング | 金属と絶縁膜の直接接合を組み合わせる方法 |
| SoIC | TSMCの3Dチップ積層技術プラットフォーム |
| CoWoS | ロジックダイやHBMなどを高密度に接続するTSMCのパッケージ技術 |
| HBM | 複数のDRAMダイを積層した広帯域メモリ |
SoICで積層したチップを、さらにCoWoSへ組み込む構成もあります。チップを積層する部分の接合と、パッケージ全体の接続は分けて考えると整理できます。[3]
また、「積層メモリだから必ずハイブリッドボンディング」というわけではありません。HBMの接合方式は、メーカーや製品、世代によって確認する必要があります。
例えば、SK hynixが2026年6月に発表した12層HBM4Eサンプルは、Advanced MR-MUFを採用すると説明されています。将来の採用計画と、すでに発表された製品の方式は区別しましょう。[4]
実用化と研究成果は分けて見よう
金属同士を直接つなぐ積層技術には、すでに実用化の歴史があります。ソニーは、積層型CMOSイメージセンサー向けのCu-Cu接続を2015年に実用化したと説明しています。[5]
一方、接続をさらに微細化する研究も続いています。2026年5月には、imecとEVGがW2Wで200nmピッチ、CEA-LetiがD2Wで1µmピッチの試験構造を発表しました。[6][7]
この二つの数値は、接合方式や試験条件が違うため、そのまま製品の優劣を示しません。CEA-Letiは、1µmピッチでは位置合わせ精度が歩留まりを制限すると説明しています。
ニュースを読むときは「どれだけ細かいか」に加え、試験構造か量産製品か、どのような条件で評価されたかを確認すると、技術の進歩を正確につかめます。
まとめ
ハイブリッドボンディングは、金属同士と絶縁膜同士を直接接合し、チップ間を高密度につなぐ技術です。
- マイクロバンプを介さない構造により、接続の微細化と短距離化を進めやすい。
- CMP、洗浄・表面活性化、位置合わせ、熱処理が接合品質を支える。
- W2WとD2Wは、接合する単位と製造上の課題が異なる。
- HBMなどへの採用状況は、製品と発表時点を確認する。
性能を引き出す鍵は、電極を細かく並べることだけではありません。その電極を確実につなぐために、表面を整え、汚さず、正確に重ねる工程が重要になります。
コメント