RDL〈再配線層〉とは？役割・製造工程・インターポーザーとの違いを初心者向けに解説

半導体のパッケージ技術を調べると、「RDL」や「再配線層」という言葉が登場します。CoWoSやファンアウトパッケージの解説でも使われますが、チップ、インターポーザー、基板との関係が分かりにくい用語です。

RDLは、半導体チップの電極などを、必要な接続先へ引き回すための配線層です。細かな電極と外部端子をつなぐほか、複数のチップを接続する構造にも利用されます。

この記事では、RDLの役割と位置関係から、製造工程、材料・装置、CoWoSとの関係まで順番に説明します。

RDLとは？端子の配置を配線でつなぎ直す層

RDLは「Redistribution Layer」の略で、日本語では「再配線層」と呼ばれます。チップの電極から金属配線を延ばし、接続しやすい位置に端子を設けたり、必要な相手へ接続したりします。［1］

「再配線」といっても、完成したチップ内部の回路を取り外して作り直すわけではありません。チップの電極などを出発点にして、その先の接続経路を追加する技術です。

例えば、ある電極がチップの左端にあり、接続先の端子が中央にある場合、そのまま上下に重ねても位置が合いません。両者を配線で結べば、元の電極位置を変えずに、別の場所から信号を取り出せます。

RDLの配線には銅がよく使われ、周囲には電気を通しにくい絶縁材料を配置します。複数の配線層を重ねる場合には、絶縁層に開けた穴を通る導体で上下の層を接続します。この層間接続をビアと呼びます。［3］

なぜRDLが必要なのか

チップと接続先で、端子の位置や間隔が違う

チップ内部の回路に適した電極配置と、外部の基板へ実装しやすい端子配置は、必ずしも一致しません。

RDLを使うと、元の電極から配線を引き回し、接続先に合わせた配置へ変換できます。AmkorのWLCSPにも、銅のRDLによってI/Oパッドを所定の端子ピッチへ引き出す構成があります。I/Oとは、信号の入力・出力のことです。［2］

ここでいうピッチは、隣り合う端子などの中心間の距離です。端子の大きさや、端子同士の隙間とは区別します。

チップの外側にも端子を配置したい

小さなチップの面積内だけに外部端子を並べようとすると、必要な端子数や間隔を確保しにくい場合があります。そこで、チップの外側まで配線を広げるファンアウト構造が使われます。［1］

複数のチップを、パッケージ内で接続したい

RDLは外部端子への引き出しだけでなく、チップ間の接続にも利用されます。Amkorの高密度ファンアウト技術でも、RDLはチップ間をつなぐ役割を担います。［4］

ただし、RDLがあれば自動的に高速になるわけではありません。配線の長さ、断面、接続数、絶縁材料などを含め、必要な性能に合わせて設計することが重要です。

パッケージのどこにある？二つの構成で理解しよう

RDLが作られる場所や外部へのつながり方は、パッケージによって異なります。最初からすべてを同じ構造として考えず、代表例を分けて見ると整理できます。

例1：RDLを持つWLCSP

WLCSPは、ウェーハの状態でパッケージ形成を進める技術です。RDLを持つ構成では、チップの電極から配線を引き回し、はんだ端子を介して製品の回路基板へ接続します。一般的な有機パッケージ基板を間に挟まず、ボードへ直接実装する構成があります。［2］

構成要素	役割
チップの電極	チップ内部と外部の接続口になる
RDL	電極から、必要な端子位置へ配線する
UBM・はんだ端子	配線側とボード側の接続を成立させる
製品の回路基板	実装した部品を、ほかの部品とつなぐ

UBMは「Under Bump Metallurgy」の略で、バンプの下に形成する金属構造です。はんだとの接続に必要な界面を作る役割などがあります。［2］

例2：CoWoSのようなインターポーザーを使う構成

CoWoSの代表的な構成では、ロジックダイやHBMを中間の配線構造で接続し、その下にパッケージ基板を組み合わせます。完成したパッケージは、さらにマザーボードなどの回路基板へ実装されます。［5］

上側から見た構成	主な役割
ロジックダイ・HBM	演算や記憶を担当する
チップ側の接続部	ダイと中間の配線構造をつなぐ
インターポーザー	ダイ間などの高密度な接続を支える
基板側の接続部	インターポーザーとパッケージ基板をつなぐ
パッケージ基板	信号や電源を外部との接続へ引き出す
外部端子・マザーボード	パッケージをシステム全体につなぐ

この場合、RDLは中間の配線構造などに含まれます。「RDLの下には必ずパッケージ基板がある」という決まりではなく、どのパッケージを説明しているかが重要です。

詳しい全体構造は、CoWoSの解説記事でも紹介しています。

RDLとインターポーザー・TSV・バンプの違い

これらは、同じ分類の名称ではありません。配線層、部品・構造、貫通接続、接続端子を表す言葉が混在しています。

用語	何を指すか	RDLとの関係
RDL	電極などを引き回す配線層	配線そのものと、その層構造に注目する用語
インターポーザー	チップ間や基板との間を中継する接続構造	RDLを含む構造にする場合がある
TSV	シリコンを厚さ方向に貫く導体	シリコンを貫通し、表裏などを接続する
RDLのビア	絶縁層を通る層間接続	上下のRDL配線層などをつなぐ
バンプ	チップや基板の接続に使う突起状の端子	RDLで引き回した配線の接続先になる場合がある

インターポーザーには、シリコンを使うものや、樹脂と金属配線を組み合わせるものなどがあります。シリコンインターポーザーにもRDLを形成する例があるため、「シリコンインターポーザーかRDLか」という単純な二者択一ではありません。［3］［6］

また、RDLにも上下方向のビアがあるので、「RDLは横方向、TSVは縦方向」とだけ説明すると不十分です。何を貫通し、どの配線をつなぐかまで見ると、違いが分かります。

ファンインとファンアウトでは何が違う？

両者の違いは、配線や外部端子をチップ面積内に収めるか、チップの外側へ展開するかです。［1］

比較項目	ファンイン	ファンアウト
外部端子を配置する範囲	主にチップ面積内	チップ面積の外側にも広げられる
RDLの使われ方	チップ面積内で電極配置を変換する	チップ外側の領域にも配線を引き出す
外側の領域	端子配置に使える面積が限られる	モールド樹脂などで領域を設ける

モールド樹脂は、チップを封止・保持する材料です。ファンアウトの一例では、チップを樹脂で囲み、そのチップと樹脂領域にまたがるRDLを作ります。

また、FOWLPはウェーハ形状、FOPLPはパネル形状で一括処理するパッケージ技術です。RDLはそこで使う配線層なので、FOWLP・FOPLPとRDLも同じ種類の名称ではありません。［1］

RDLはどう作る？SAPを代表例に説明

RDLには複数の製造方法があります。ここでは、有機絶縁材料と銅配線を組み合わせるセミアディティブ・プロセス〈SAP〉を代表例として説明します。すべてのRDLが、この順番や材料で作られるわけではありません。［3］［4］

SAPは、薄い金属の下地を作り、配線が必要な部分へめっきで銅を成長させる方法です。

工程	何をするか	できあがる状態
① 絶縁層形成・開口	絶縁材料を形成し、電極や下層配線につながる穴を開ける	絶縁層と接続用の開口ができる
② 金属下地形成	スパッタなどで薄い金属下地を形成する	めっきに必要な導電経路ができる
③ レジスト塗布	めっき用フォトレジストを形成する	金属下地がレジストで覆われる
④ 露光・現像	配線を作る場所のレジストを開口する	銅を成長させる場所が露出する
⑤ 銅めっき	開口部へ銅を成長させる	配線の形と厚さが作られる
⑥ レジスト除去	めっきの型として使ったレジストを剥がす	銅配線と、その間の金属下地が見える
⑦ 不要下地の除去	配線間に露出した金属下地を除去する	隣り合う配線が電気的に分離される
⑧ 次層・端子形成	絶縁層と配線の形成を必要に応じて繰り返す	多層配線や外部接続部へ展開する

この工程のポイントは、「配線を作る場所」と「配線を作らない場所」を分けることです。レジストはめっきの型になり、下地の金属はめっき時の電気の通り道になります。［3］

めっき後も金属下地が配線間に残っていると、別々にしたい配線がつながってしまいます。そのため、銅配線を残しながら不要な下地を取り除く工程が必要です。

絶縁層の穴の作り方も材料によって変わります。感光性の絶縁材料なら露光・現像を利用できますが、非感光性材料では別の加工方法を使います。硬化などの熱処理条件も、使用材料に合わせて決めます。［3］

なお、SAP以外には、絶縁層の溝へ銅を埋め込む方法などもあります。RDL製造でCMPを使うかどうかも、採用する工法によって異なります。［4］

RDLにおける材料の役割

RDL製造では、絶縁材料とフォトレジストの両方が登場します。どちらにも感光性の材料があるため、名前だけでなく工程後の役割を見ることが大切です。

材料・層	役割	上で説明したSAP工程後の扱い
銅配線	信号や電源の通り道を作る	完成品に残る
絶縁膜	配線同士を隔て、層構造を支える	完成品に残る
めっき用フォトレジスト	銅を成長させる場所を決める型になる	めっき後に除去する
シード層などの金属下地	めっきの導電経路や界面を形成する	配線間の不要部分を除去する

有機絶縁材料には、ポリイミド〈PI〉やポリベンゾオキサゾール〈PBO〉などがあります。材料は電気絶縁性だけでなく、耐熱性、吸湿性、機械特性、密着性、硬化条件なども考慮して選びます。HDマイクロシステムズも、再配線向けにPIやPBO系の材料を公開しています。［7］［8］

一方、東京応化工業のRDL形成用レジストは、銅めっきによる配線形成に使う材料です。絶縁膜とめっき用レジストを同じものとして扱わないことが、工程を理解するうえで重要です。［6］

RDL製造で装置が担う仕事

RDLは後工程で使われますが、塗布、露光、現像、成膜、めっきなどの技術を組み合わせて作ります。担当する装置と目的を対応させると、工程のつながりが分かります。

装置・処理	担当する仕事	確認する項目の例
塗布・熱処理	絶縁材料やレジストの膜を作る	膜厚、均一性、乾燥・硬化状態
露光	感光材料へパターンを転写する	解像性、焦点、位置合わせ
現像	必要な開口を形成する	開口寸法、残渣、形状
金属下地成膜	めっき用の薄い金属膜を作る	膜の連続性、界面、被覆状態
めっき	銅配線を成長させる	配線厚さ、形状、均一性
剥離・エッチング・洗浄	レジストや不要な下地を除去する	残り、配線への影響、汚染
検査・計測	工程結果を確認する	寸法、膜厚、欠陥、導通・絶縁

塗布装置は膜を作り、露光装置は光でパターンを転写します。役割を分けて考えると、コータデベロッパと露光装置の関係も整理できます。

また、RDL向けの塗布がすべてスピン塗布とは限りません。東レエンジニアリングのパネル向け装置ではスリットダイ方式を採用し、反りへの対応や均一な成膜を特徴にしています。［9］

RDLの技術的課題

微細化では、完成した銅配線まで見る

レジストに細かな開口を作れても、それだけで良品の銅配線が完成するわけではありません。めっきと不要下地の除去を経た、最終的な配線の形状も重要です。Amkorも、SAPの微細化に伴う下地除去時の課題と、別の配線形成方法を紹介しています。［4］

多層化では、上下の接続を合わせる

多層RDLでは、上の層のビアが下の接続先と重なる必要があります。開口や配線の位置ずれが積み重なると、狙った接続を作りにくくなります。

大型化では、反りと材料の違いも考える

シリコン、樹脂、銅などは、温度変化に対する伸び方が異なります。大型の構造では、反りや位置合わせ、層間の密着を含めて製造条件を考える必要があります。［3］［9］

工程を理解するときは、次のように「起きた現象」と「確認する工程」を結びつけると整理できます。

現象の例	確認する箇所の例
配線同士がつながる	配線パターン、めっき形状、不要下地の除去
配線が途切れる	レジスト開口、金属下地、めっき、エッチング
上下の層がつながらない	ビアの位置、開口状態、界面の汚染
層が剥がれる	表面状態、材料の組み合わせ、硬化、応力

この表は原因を断定するものではありません。同じ現象でも複数の要因が考えられるため、工程ごとの検査結果と合わせて確認します。

CoWoS-R・CoWoS-LとRDLの関係

TSMCのCoWoSには、中間の配線構造が異なる複数の方式があります。［5］

方式	中間の配線構造の特徴
CoWoS-S	シリコンインターポーザーを利用する
CoWoS-R	樹脂と銅配線からなるRDLインターポーザーを利用する
CoWoS-L	RDLを基盤とするインターポーザーと、局所的なシリコン接続などを組み合わせる

CoWoS-RやCoWoS-Lを理解するときは、端子配置の変換だけでなく、ダイ間接続や信号・電源の配線を担うRDLにも注目しましょう。

なお、RDLを使う技術がすべてCoWoSではありません。CoWoSはTSMCのパッケージ技術の名称で、RDLは複数のパッケージ技術で利用される配線層です。

よくある疑問

RDLを付ければ、電極の数を自由に増やせますか？

配線を引き回して端子を置ける領域を広げられますが、元の回路に新しい独立した信号を追加するわけではありません。利用できる信号、端子数、配線経路は、回路とパッケージの設計で決まります。

すべてのWLCSPにRDLがありますか？

いいえ。元の電極配置をそのまま利用する構成もあります。AmkorもRDLを使う構成と、再配線を使わない構成を提供しています。［2］

RDLでは必ず銅めっきやCMPを使いますか？

工法によって異なります。本記事では銅めっきを使うSAPを代表例にしましたが、RDLの形成方法は一つではありません。製品の説明では、配線寸法だけでなく、材料と工法も確認しましょう。［4］

まとめ

RDLは、チップの電極などを必要な接続先へ引き回す再配線層です。外部端子への接続だけでなく、ファンアウトやチップ間接続にも利用されます。

理解するときは、次の三つを順番に確認すると整理できます。

どこにつなぐか：元の電極と接続先を確認する。
どこに作るか：チップ表面、モールド領域、インターポーザーなどの位置関係を見る。
どう作るか：絶縁層、金属下地、レジスト、めっきの役割を分ける。

RDLの仕組みが分かると、CoWoSなどのパッケージを、部品の配置だけでなく「電気をどう通すか」という視点でも読めるようになります。