半導体の断面を見ると、シリコンの上に絶縁膜や金属膜など、さまざまな薄膜が何層も重なっています。
では、この薄い膜はどのように作られているのでしょうか。
そのための工程が、
成膜工程
です。
半導体は、
膜を作る
↓
リソグラフィで加工場所を決める
↓
エッチングなどで必要な形に加工する
↓
再び膜を作る
という作業を何度も繰り返して製造されます。
代表的な成膜方法には、
・PVD
・CVD
・ALD
があります。
簡単に違いを表すと、
PVD
→ 材料を物理的に飛ばして付着させる
CVD
→ 原料ガスを化学反応させて膜を作る
ALD
→ 原料を交互に供給し、表面反応を少しずつ繰り返す
という違いがあります。
この記事では、それぞれの仕組みと使い分けを初心者向けに解説します。
成膜工程とは？
成膜とは、
ウエハー表面に必要な薄膜を形成する工程
です。
半導体では例えば、
絶縁する
→ SiO₂、SiNなど
電気を流す
→ 金属膜など
電極やゲートを作る
→ 金属・半導体材料
材料同士の反応や拡散を防ぐ
→ バリア膜
といった目的でさまざまな膜を利用します。
つまり成膜は、
「半導体を構成する材料そのものをウエハー上へ用意する工程」
と考えると分かりやすいです。
成膜しただけでは回路にならない
成膜すると、基本的にはウエハー表面の広い範囲へ膜が形成されます。
しかし半導体回路では、
「ここには膜を残す」
「ここは膜をなくす」
という細かな形を作る必要があります。
そのため、
成膜
↓
フォトレジスト塗布
↓
露光・現像
↓
レジストパターン形成
↓
エッチング
↓
不要な膜を除去
という工程を組み合わせます。
つまり、
成膜
→ 材料を作る
リソグラフィ
→ 加工場所を決める
エッチング
→ 必要な形にする
という役割分担です。
PVD・CVD・ALDの違い
まず全体像を比較してみましょう。
| 項目 | PVD | CVD | ALD |
|---|---|---|---|
| 基本原理 | 材料を物理的に飛ばす | 原料ガスを化学反応させる | 原料を交互に供給する |
| 得意な用途 | 金属膜など | 幅広い膜 | 極薄膜・複雑形状 |
| 成膜速度 | 比較的速い | 比較的速い | 比較的遅い |
| 膜厚制御 | 良い | 良い | 非常に細かく制御しやすい |
| 深い凹凸への被覆 | 苦手な場合がある | 比較的得意 | 非常に得意 |
| 特徴 | シンプルな物理付着 | 化学反応を利用 | 自己停止反応を利用 |
重要なのは、
ALDが最も高性能だから、すべてALDにすればよい
というわけではないことです。
必要な膜、膜厚、形状、温度、生産性、コストによって使い分けます。
PVDとは？
PVDは、
Physical Vapor Deposition
の略で、日本語では物理気相成長法などと呼ばれます。
代表的な方法が、
スパッタリング
です。
スパッタリングでは、
アルゴンなどをプラズマ化
↓
Arイオンをターゲットへ衝突
↓
ターゲット材料の原子が飛び出す
↓
ウエハーへ到達
↓
膜になる
という流れで成膜します。
ターゲットとは、
形成したい膜の材料を供給する固体材料
です。
例えば金属ターゲットから原子を飛ばし、ウエハー上へ金属膜を形成します。
PVDの特徴
PVDは、
・金属膜を作りやすい
・比較的高い成膜速度を得やすい
・さまざまな材料を扱える
といった特徴があります。
一方で、飛んできた原子が比較的直進的にウエハーへ到達するため、
深い穴
細い溝
大きな段差
の内側では、入口付近に膜が付きやすく、側面や底部が薄くなる場合があります。
そのため複雑な立体構造では、CVDやALDが有利になる場合があります。
CVDとは？
CVDは、
Chemical Vapor Deposition
の略で、日本語では化学気相成長法と呼ばれます。
PVDとの大きな違いは、
原料ガスの化学反応によって膜を作る
ことです。
基本的には、
原料ガスをチャンバーへ供給
↓
ウエハー表面へ到達
↓
熱やプラズマなどによって反応
↓
固体成分が膜として残る
↓
副生成物や余分なガスを排気
という流れです。
CVDは、
SiO₂
SiN
ポリシリコン
タングステン
など、幅広い膜の形成に利用されます。
CVDはなぜ凹凸を覆いやすい？
PVDでは、飛んできた原子の進行方向の影響を受けやすくなります。
一方CVDでは、原料がガスとしてウエハー周辺へ運ばれ、表面で反応します。
そのため条件によっては、
上面
側面
底面
へ比較的均一に膜を形成できます。
この、
凹凸のある構造をどれだけ均一に覆えるか
を初心者向けには「つきまわり性」と考えると分かりやすいです。
ただし、
CVDなら必ずどんな深い穴でも均一
というわけではありません。
構造の深さや原料ガスの反応性、温度、圧力などによって変わります。
LPCVDとPECVDの違い
CVDにも複数の方式があります。
LPCVD
LPCVDは、
Low Pressure CVD
の略です。
低圧環境で熱を利用して反応を進めます。
比較的良好な膜質や均一性を得やすい一方、高い処理温度が必要になる場合があります。
PECVD
PECVDは、
Plasma Enhanced CVD
の略です。
プラズマのエネルギーを利用して化学反応を助けます。
そのため、熱だけで反応させる方法より低温で成膜できる場合があります。
ただし、
PECVD＝必ず低温
LPCVD＝必ず高品質
と単純に決められるわけではありません。
原料、温度、圧力、プラズマ条件などによって膜質は変化します。
ALDとは？
ALDは、
Atomic Layer Deposition
の略で、日本語では原子層堆積法と呼ばれます。
CVDと同じように原料ガスを使いますが、
複数の原料を同時に流し続けるのではなく、交互に供給する
ことが大きな特徴です。
代表的な1サイクルは、
① 原料Aを供給
↓
表面へ吸着
② パージ
↓
余分な原料Aを排気
③ 原料Bを供給
↓
表面のAと反応
④ パージ
↓
余分な原料や副生成物を排気
という流れです。
このサイクルを何度も繰り返して膜を厚くしていきます。
ALDの「自己停止反応」とは？
ALDで重要なのが、
自己停止反応
です。
原料Aを供給すると表面へ吸着しますが、反応できる場所が原料Aで覆われると、それ以上反応が進みにくくなります。
そこで余分な原料を排気して、次の原料Bを供給します。
この性質を利用することで、
1サイクルごとの成膜量を細かく管理しやすい
という特徴があります。
ただし、
ALD＝1サイクルで必ず原子1個分の厚さが増える
という意味ではありません。
1サイクル当たりの成膜量は、材料や表面状態、温度などによって異なります。
「原子層レベルで膜厚を制御しやすい方法」
と理解するのが適切です。
ALDが複雑な形状に強い理由
ALDでは原料が表面へ吸着し、自己停止反応を利用して少しずつ膜を形成します。
そのため原料が十分に届けば、
上面
側面
深い穴の内部
へも比較的均一な膜を作ることができます。
特に、
非常に薄い膜
＋
立体構造
を組み合わせる先端半導体では重要です。
一方で、
供給
↓
パージ
↓
供給
↓
パージ
を何度も繰り返すため、一般にCVDやPVDより処理時間が長くなります。
熱酸化は成膜と何が違う？
半導体では、
熱酸化
によってSiO₂膜を作ることもあります。
熱酸化では、
シリコンウエハー
＋
酸素や水蒸気
↓
シリコン表面そのものが反応
↓
SiO₂になる
という仕組みです。
PVDやCVDのように、
外から膜材料を運んできて上へ堆積する
方法とは少し異なります。
そのため厳密には「堆積法」と区別して考えた方が分かりやすいです。
ただし、半導体製造では薄膜を形成する関連工程として一緒に説明されることもあります。
成膜方法はどうやって選ぶ？
成膜方法は、1つの条件だけでは決まりません。
材料
金属膜ではPVDが広く利用されますが、微細な穴の内部などではCVDやALDが選ばれる場合もあります。
膜厚
比較的厚い膜を速く形成したい
→ CVDやPVDが有利な場合がある
非常に薄い膜を細かく制御したい
→ ALDが有力
構造
平坦な表面
→ PVDでも形成しやすい
深い穴や立体構造
→ CVDやALDが重要
温度
すでに作った構造が高温に弱い場合は、低温化できる成膜方式が必要になります。
生産性
量産では膜質だけでなく、
処理時間
原料コスト
装置コスト
も重要です。
つまり、
「どの成膜方法が一番優れているか」
ではなく、
「必要な膜を最も適切に作れる方法はどれか」
で選びます。
良い膜とは？
膜が形成されていれば、それで十分ではありません。
半導体では、膜の品質も重要です。
膜厚均一性
ウエハーの中心から外周まで、狙った膜厚になっているかを確認します。
つきまわり性
穴や段差の、
上面
側面
底面
をどれだけ均一に覆えているかを確認します。
膜厚均一性とつきまわり性は似ていますが、
膜厚均一性
→ ウエハー全体での違い
つきまわり性
→ 1つの微細構造内部での違い
という点が異なります。
膜質
用途によって、
密度
純度
電気抵抗
絶縁性
結晶性
なども重要になります。
膜応力
膜に大きな応力があると、
ウエハーが反る
膜が割れる
膜が剥がれる
といった問題につながることがあります。
パーティクル・欠陥
異物やピンホールなどは、短絡や断線、歩留まり低下の原因になる可能性があります。
3D NANDやGAAでALDが重要な理由
半導体は平面方向に微細化するだけでなく、
立体的な構造
も増えています。
例えば3D NANDでは、メモリセルを縦方向に積み重ねます。
GAAトランジスタでは、ゲート材料などを細いチャネルの周囲へ形成する必要があります。
こうした構造では、
上だけ膜が厚い
↓
側面が薄い
↓
奥にはほとんど膜がない
という状態では、場所によって電気特性が変わってしまいます。
そこで、
立体構造の周囲を薄く均一に覆いやすいALD
が重要になります。
ただし、先端半導体でもすべてALDを使うわけではありません。
厚い膜を効率よく形成するCVDや、金属膜などに使われるPVDと組み合わせます。
初心者が覚えておきたいポイント
① 成膜は「膜を作る工程」
その後リソグラフィやエッチングによって必要な形へ加工します。
② PVD・CVD・ALDは膜を作る仕組みが違う
PVD
→ 物理的に飛ばす
CVD
→ 化学反応
ALD
→ 交互供給と自己停止反応
です。
③ ALDがすべてに優れているわけではない
高精度ですが、処理時間やコストなどの課題もあります。
④ CVDなら必ず均一、PVDなら必ず不均一ではない
膜の付き方は、材料・装置・形状・条件によって変わります。
⑤ 熱酸化はPVD・CVDとは膜のでき方が違う
外から材料を積むのではなく、シリコン表面そのものを酸化させます。
この記事で一番覚えてほしいこと
成膜工程を理解するときに重要なのは、
「どの方式が一番優れているか」
ではなく、
目的によってPVD・CVD・ALDを使い分ける
ということです。
PVD
→ 金属膜などを比較的効率よく形成
CVD
→ 幅広い膜を形成し、生産性と膜質のバランスを取りやすい
ALD
→ 極薄膜や複雑な立体構造を均一に覆いやすい
という特徴があります。
半導体は、
成膜
↓
リソグラフィ
↓
エッチング
↓
CMP
↓
再び成膜
といった工程を何度も繰り返し、少しずつ複雑な構造を作っていきます。
まとめ
成膜工程とは、
シリコンウエハー上に半導体を構成する薄膜を形成する工程
です。
代表的な方法には、
PVD
CVD
ALD
があります。
PVDは材料を物理的に飛ばして付着させ、CVDは原料ガスを化学反応させて膜を形成します。
ALDは原料を交互に供給し、自己停止反応を繰り返すことで極薄膜を高い精度で形成します。
どの方式を使うかは、
材料
膜厚
形状
処理温度
膜質
生産性
コスト
によって変わります。
成膜で最も重要なのは、
「膜を作れたか」だけではなく、必要な場所へ、必要な厚さ・品質で膜を形成できたか
という点です。
この考え方を理解すると、PVD・CVD・ALDがなぜ使い分けられているのかが分かりやすくなります。
コメント